搜索我们的IC设计中心的IP核和IC设计相关内容。

或者尝试一个搜索示例:3 des

过滤器

类别:通信控制器IP核心（195）

Core1990:免版税的因特拉肯协议

Core1990是一个使用免版税Interlaken协议作为基础的点对点通信协议。它是由工程师设计的…

许可:LGPL
语 ：硬件描述语言(VHDL)

1Gbit以太网UDP IP堆栈

实现UDP, IPv4, ARP协议UDP和MAC层之间的零延迟(组合传输在用户数据阶段)允许完全控制…

许可:BSD
语 ：硬件描述语言(VHDL)

SpaceWire SystemC

如果您喜欢我们的工作是想帮助贡献，以未来的进步，其他人已经看到帮助我们的捐款。# # #……

许可:其他人
语 ：其他

开源FPGA通信框架

FPGA-CF是一个开源，便携式可扩展的通信包，包括小型硬件核心（少于600个切片）和...

许可:BSD
语 ：Verilog &硬件描述语言(VHDL)

IEEE 802.3-2008第36条1000BASE-X

物理编码子层(PCS)类型1000BASE-X (1000baseLX和/或1000baseSX)的Verilog实现

许可:LGPL
语 ：Verilog

10/100M Ethernet-FIFO转换器

在Quartus 9.0 +中编译的流程摘要---------------------------------------------------------------------流程摘要; ...

许可:LGPL
语 ：Verilog

10/100/ 1000mbps三模式以太网MAC控制器

添加一个邮件组来跟踪作者的所有Q&A。如果您对设计有任何问题，请将您的问题发送到邮件组....

许可:LGPL
语 ：Verilog

100mbps以太网MAC层交换机

以太网MAC层交换机。交换机从6个通道接收100mb /s的数据速率，并将接收到的每一帧直接发送到其目的端口。开关……

许可:LGPL
语 ：Verilog

10G以太网MAC核心与IEEE 802.3ae兼容

10G以太网mac核心。符合ieee 802.3ae标准。我们的计划是:1。阅读规范2。观察不同公司10g…

语 ：Verilog

E1-G.703、G.704 G.706筹划者/ deframer

Features - feature1 - feature2 Status准备通过CVS下载。路径:e1framer

以太网100/1000 Mbps

请在这里描述一下这项工程。它被用作MetaTag(搜索引擎会查看它)。

许可:LGPL
语 ：硬件描述语言(VHDL)

通用I/O (GPIO)核心

GPIO IP核是用户可编程的通用I/O控制器。它的用途是实现没有专用的…

以太网10 ge MAC

10GE MAC核实现IEEE Std 802.3ae中定义的10Gbps的媒体访问控制功能。特点1。接口- XGMII…

许可:LGPL
语 ：Verilog

最小的UART核心

这是另一个UART项目，但不同之处在于它非常小，在CPLD上占用较少的宏细胞。这个核心的目的是…

许可:LGPL
语 ：硬件描述语言(VHDL)

降落区

请下载源代码：https://github.com/linuxbestlzs

许可:LGPL
语 ：Verilog &硬件描述语言(VHDL)

运动界面

请在这里描述一下这项工程。它被用作MetaTag(搜索引擎会查看它)。

许可:LGPL
语 ：Verilog

UDP / IP核心

VHDL实现的一个UDP/IP核!区域优化的直接PC-FPGA通信!核心的一个高级/多功能版本包括在…

许可:GPL
语 ：硬件描述语言(VHDL)

USB到UART

请在这里描述一下这项工程。它被用作MetaTag(搜索引擎会查看它)。

许可:LGPL
语 ：Verilog

Verilog中的1G以太网DPI

当前项目提供了通过[{Linux-tunnel接口}+ SystemVerilog DPI-C}]验证复杂网络设计的想法。

许可:LGPL
语 ：Verilog

1G以太网ARP通信控制器FPGA

请在这里描述一下这项工程。它被用作MetaTag(搜索引擎会查看它)。

许可:LGPL
语 ：硬件描述语言(VHDL)