搜索我们的IC设计中心,以实现IP核心和IC设计相关内容。

或尝试示例搜索:8位倍增器

类别:Crypto Core IP核心(70)

快速AES-128加密仅核心

请在这里写下项目的描述。它用作MetatAg(搜索引擎看这个)。

执照 :其他
语 :verilog.

Hight Crypto Core

请在这里写下项目的描述。它用作MetatAg(搜索引擎看这个)。

执照 :LGPL.
语 :verilog.

柔性设计模块化同步指数核心

项目信息模块化同步指数核心是一种灵活的硬件设计,支持模块化同步指数......

执照 :LGPL.
语 :VHDL.

浮点单元 - 符合IEEE 754

这是一个精密浮点单元。它是完全IEEE 754兼容的。它目前可以执行添加/ sub,mul和划分操作,如......

语 :verilog.

三个核心AES加密算法

AES(高级加密标准)是2001年美国国家标准与技术研究所发布的规范,如FIPS ......

执照 :其他
语 :verilog.

Xilinx Spartan系列的简单AES(Rijndael)

简单的AES(Rijndael)IP核心。我试图平衡这一实施并履行大小和性能。目标是能够适应......

语 :verilog.

AES加密算法128/192位

在这里,您可以找到两个不同的AES加密算法实现: - 一个128位AES算法,专注于非常低的区域应用。- 一种…

语 :verilog.

NIST AES - Rijndael算法

NIST根据组合安全,性能,效率,易于实施,选择了2000年10月20日为AES的Cipher Rijndael。

AES编码器和解码器模块

连续AES项目的核心描述。特点 - AES编码器 - 128/192/256位 - AES解码器 - 128/192/256位状态 - 添加键扩展...

语 :VHDL.

AES 128高级加密标准算法

根据FIPS-197中记录的NIST标准,此核心实现了先进的加密标准(Rijndael算法)。这个核心......

执照 :LGPL.
语 :VHDL.

用于FPGA实现的AES解密核心

虽然周围有许多AES核心,但这一个是以第一天的基于LUT6的FPGA架构设计的。AES解密核心......

执照 :LGPL.
语 :verilog.

AES 128 VHDL中的三个实现

AES-128(VHDL)的三种不同实现。

执照 :GPL.
语 :VHDL.

AES SystemVerilog行为模型

AES行为模型不是加密/解密核心,而是一种便于验证HDL仿真中AES IP的工具。

执照 :LGPL.
语 :verilog.

128位AES解密核心

请在这里写下项目的描述。它用作MetatAg(搜索引擎看这个)。

执照 :LGPL.
语 :VHDL.

AES加密所有键长

四级管道设计工作在Xilinx的28nm Kintex 7速度3 FPGA器件上的361.890MHz。平行计算4个块,......

执照 :BSD.
语 :VHDL.

流水线AES 128加密模块

AES-128流水线密码模块使用AES算法,该AES算法是对称块密码来加密(填充)信息。加密转换......

执照 :LGPL.
语 :verilog.

可配置蓝色MD6-512.

功能 - 延迟不敏感设计 - 应便于大多数总线架构/平台 - 轻松适用于多时钟域扩展 - ...

语 :其他

流水线AES BlueSpec CryptoSorter

此IP核心从内存中加载未破坏的加密号码列表。然后它解密并对列表进行排序。排序使用......

语 :其他

Avalon Aes ECB核心(128,192,256位)

概述我知道周围有大量的AES(Rijndael)实现。无论如何,我创造了自己,因为我对任何人都不满意

执照 :BSD.
语 :VHDL.

B-163 EC算术

NIST B-163曲线上的位串行乘法。该实现利用DSP481E块(ARTIX-7 FPGA)。

执照 :GPL.
语 :VHDL.