搜索我们的IC设计中心,以实现IP核心和IC设计相关内容。

或尝试示例搜索:SD卡控制器

类别:ECC核心IP核心(21)

802.3 LDPC译码器

基于Gallager的算法,LDPC解码器(802.3AN)。也可以看看…

语言:verilog.

星座编码器

功能 - Feature1 - Feature2状态 - ... - ... - ...

Reed Solomon编码器/解码器

请在这里写下项目的描述。它用作MetatAg(搜索引擎看这个)。

执照 :LGPL.
语言:verilog.

10GBASE T以太网802.3AN LDPC编码器

10GBASE-T以太网的LDPC编码器(802.3AN)。另请参见http://opencores.orgproject ,ldpc_decoder_802_3an ,overview(802.3aan ldpc解码器)。文件:…

语言:verilog.

CF低密度奇偶校验 - LDPC解码器

核心是从汇合产生的;现代逻辑设计语言。Confluence是一种简单但高度表现力的语言,可以编译......

用于FPGA的可配置的BCH编码器和解码器

该项目描述了一个IPCore在verilog关于二进制BCH编码器和解码器。BCH是一种常用的纠错码,用于存储和数据处理。

执照 :LGPL.
语言:verilog.

32位可配置的汉明发生器

本c++程序生成带有汉明编码器和解码器的VHDL软件包。它还生成了一个简单的测试台,可以用来评估…

执照 :GPL.
语言:VHDL.

双重纠错(DEC)BCH编码器/解码器

双重错误校正(DEC)BCH编码器/解码器IP核心。功能: - 允许最多纠正2个错误。- 支持......

执照 :LGPL.
语言:verilog.

产品代码迭代解码器

产品代码迭代解码器为产品代码进行迭代解码器,此解码器适用于二维产品代码。状态 - 合成......

执照 :BSD.
语言:VHDL.

汉明(7,4)编码器发生器

汉明(7,4)编码器:该核心以7位码字编码为7位码字,使解码器可以纠正任何单位错误。...

语言:verilog.

PCI Express 16位循环冗余代码CRC Verilog文件

PCI Express CRC Verilog代码16位数据32位CRC功能描述设计人员通常使用循环冗余代码(CRC)作为替代方案

语言:verilog.

Reed Solomon解码器(204,188)

•Reed Solomon解码器(204,188),T = 8。•输入码字长度为204个字节,输出长度为188字节。•最多纠正8 ...

执照 :GPL.
语言:verilog.

芦苇所罗门编码器

Status - RTL DONED和DESIGN验证使用TESTBEONH。- 将很快上传。- 2004年6月27日,更新了。请点击“下载”(顶部...

语言:verilog.

高速簧片所罗门解码器(31,19,6)

规范。硬判决解码方案。码字长度(n): 31个符号。消息长度(k): 19个符号。错误校正能力…

语言:verilog.

8位宽的簧片所罗门解码器编码器

该核心为8位宽的符号实现了芦苇所罗门解码器。核心旨在占用较少量的逻辑块,快速......

执照 :LGPL.
语言:VHDL.

GF256中的Reed Solomon 5,3编码器解码器

GF(256)中的Reed Solomon(5,3)编码器解码器 - 符号宽度:8位。- 将每个3字节的消息进行编码为5字节的码字。- 能够…

语言:verilog.

使用BPSK扩频调制器和解调器

请在这里写下项目的描述。它用作MetatAg(搜索引擎看这个)。

执照 :LGPL.
语言:VHDL.

SOVA算法上的DVB-RCS Turbo解码器

这个项目的特点是一个双二进制,DVB-RCS turbo解码器使用的SOVA算法。两个模型包括:- MyHDL模型,连同一个…

执照 :LGPL.
语言:VHDL.

使用XOR逻辑的终极CRC发生器

Ultimate CRC是CRC发生器/检查器。使用泛型核心可以完全自定义。它创建了数据输入和CRC的功能

执照 :GPL.
语言:VHDL.

另一个汉明编码器和解码器

汉明编码器和解码器,具有单次纠错和双错误检测功能。消息长度可以通过...配置消息长度

执照 :LGPL.
语言:VHDL.