搜索我们的IC设计中心的IP核和IC设计相关内容。

或者尝试一个搜索示例:3 des

过滤器

类别:系统On模块IP核(2)

在一个Arty平台上实现ZipCPU

The purpose of The OpenArty project is to implement a ZipCPU on an Arty platform, together The open source drivers for all The Arty…

许可:GPL
叉骨版:B.4
语言:Verilog

具有ALTERA FPGA的系统上模块ARM SoC

基于ARM SoC与ALTERA FPGA相结合的系统模块。这个模块的重点是连接性，灵活性和高…

许可:LGPL
语言:Verilog