搜索我们的IC设计中心，以实现IP核心和IC设计相关内容。

或尝试示例搜索：3DES.

过滤器

类别：未分类的IP核心（143）

配置器

此应用程序解析Verilog定义文件并向用户提供GUI

执照 ：LGPL.
语 ：verilog.

GSC.

项目描述..功能 - Feature1 - Feature1.1 -Feature1.2 -Feature2

执照 ：GPL.
语 ：verilog.

Altera De2-115上的2D游戏机

执行简单游戏的平台，在Altera De2-115开发板上实现了两个维度的图形。•与SEGA兼容......

执照 ：LGPL.
语 ：Verilog＆VHDL.

用于多设备JTAG链的高级调试接口

高级调试接口是一套IP内核和软件程序，旨在允许开发人员将代码下载到目标CPU ...

执照 ：LGPL.
语 ：其他

常用基础函数库

关于这个核心这是一个常用的基础函数的集合，用于所有的Artrons其他核心。这些源文件可以在任何内容中工作

执照 ：LGPL.
语 ：VHDL.

Virtex-II Pro FPGA的OGG Vorbis编码器/解码器

状态我刚刚开始阅读OGG Vorbis规范。而且我会看到别人是否有兴趣。

VHDL 8254定时器使用同步处理器接口

Antel 8254计时器的VHDL版本。注意：使用同步（WILTBONE）处理器接口，而不是英特尔8254的异步。...

语 ：VHDL.

Xilinx的16x2 LCD控制器

用于16个字符的控制器 - 2线LCD显示器，如各种Xilinx评估板所用。功能 - 4位LCD数据接口 - 一个...

执照 ：LGPL.
语 ：VHDL.

第二阶Sigma-Delta Dac

第二阶Sigma-Delta DAC的公共域代码。允许在FPGA中的单个数字输出引脚产生合理的质量音频信号。...

执照 ：其他
语 ：VHDL.

替代示波器（andericascope）

andericascope提供了昂贵的示波器的廉价替代方案;使用VGA显示和简单的鼠标界面，用户可以使用此范围...

语 ：verilog.

VHDL 6532 RIOR（RAM-I / O-TIMER）

VHDL实现6532骚乱（RAM-I / O-TIMER），如来自Mostek / Rockwell的原始芯片，这个组件兼容了6500/6800母线。这…

执照 ：其他
语 ：VHDL.

使用FGPA / ASIC的人工智能系统

人工智能系统是一名神经形态的FPGA / ASIC项目，由许多志愿者进行了实时模拟的范围......

执照 ：其他
语 ：VHDL.

可调分频器

使用和操作以便正确操作电路，必须首先重置（异步）。下面是一个说明的时序图......

执照 ：LGPL.
语 ：verilog.

可编程声音发生器AY-3-8910兼容模块

该模块是与PSG（可编程声音发生器）AY-3-8910兼容的软件。它可以用来制作音乐。

执照 ：GPL.
语 ：verilog.

Avalon到汉字桥

Avalon / Wishbone Bridge这是一个愿望骨架桥的Avalon。Avalon是一个主要用于Altera（现在的英特尔）工具的公共汽车标准。符合每一个...

执照 ：LGPL.
汉语版：B.4
语 ：verilog.

简单的回溯9x9 Sudoku Solver在Verilog

简单的回溯9x9 sudoku solver写在Verilog。使用精确的覆盖算法快速找到具有最小反向触发的解决方案（C ...

执照 ：BSD.
语 ：verilog.

Bu Pacman游戏与使用Verilog的先进数字设计

这是在波士顿大学提供的课程中使用Verilog的EC551先进数字设计的最终项目。它基本上是经典的......

执照 ：GPL.
语 ：verilog.

Xilinx FGPA的BigCounter

使用Shift Register技术创建一个大计数器，它在指定为设计的通用功能时出现了脉冲的脉冲

执照 ：GPL.
语 ：VHDL.

界限：无故障时钟开关电路

该项目是涉及时钟边界涉及的小型设计的集合。CLOCK_SWITCH设计基于EETIMES文章。这…

语 ：verilog.

计算机操作正常：看门狗定时器模块

操作正确模块的计算机，COP是一个看门狗定时器模块，如果它不经常通过写作两个......

执照 ：BSD.
语 ：verilog.